Paralelización de un algoritmo de compresión fractal de imágenes usando paralelismo a nivel de tareas y dinámico | Cudi Pasar al contenido principal
Paralelización de un algoritmo de compresión fractal de imágenes usando paralelismo a nivel de tareas y dinámico
     

Debes registrarte en la dirección: https://vc-cudi.zoom.us/meeting/register/tZYuf-iprj8oHdd-9eMlrvXK6g2S9bvodpPd
Después de la inscripción, recibirás un correo electrónico con información para unirte al evento.

Paralelización de un algoritmo de compresión fractal de imágenes usando paralelismo a nivel de tareas y dinámico

 

La compresión fractal de imágenes es una técnica basada en un sistema de funciones iteradas, que se encuentra dentro de las técnicas de compresión con pérdida de información. Esta técnica se puede utilizar para reducir el espacio de almacenamiento y aumentar la velocidad de transmisión de los datos. Su ventaja es que presenta altas tasas de compresión y una alta calidad en la imagen descomprimida. Aunque el proceso de descompresión es muy rápido, la principal desventaja es el alto costo computacional en el proceso de compresión. En esta charla se presenta la paralelización de un algoritmo de compresión fractal de imágenes usando paralelismo a nivel de tareas en un sistema multi-core y paralelismo dinámico en una unidad de procesamiento gráfico (GPU).     

Transmisión en vivo

16 de febrero 12:00 PM (-6 GMT)

Presentación

 

 

Agenda

04:50 - 05:00 | Conexiones y coordinación de los panelistas con el moderador.

05:00 - 05:10 | Bienvenida y presentación de los panelistas.-  Dr. Guillermo de Jesús Hoyos Rivera.

05:10 - 05:50 | Paralelización de un algoritmo de compresión fractal de imágenes usando paralelismo a nivel de tareas y dinámico.- Dr. Francisco J. Hernandez-Lopez, Profesor-Investigador ICC1 Cátedras Conacyt (CIMAT-Mérida)

05:50 - 06:00 | Atención a las preguntas de los asistentes.

 

 

Semblanzas

Dr. Marco Antonio Ramírez Salinas, Centro de investigación en Computación – IPN.

Doctor en Arquitectura de Computadoras por la Universidad Politécnica de Cataluña, España. Maestro en Ciencias en Ingeniería de Cómputo – CIC e Ingeniero en Comunicaciones y Electrónica – ESIME por el Instituto Politécnico Nacional. Profesor de tiempo completo en el Centro de Investigación en Computación en los programas de posgrado: Doctorado en Ciencias de la Computación, Maestría en Ciencias de la Computación y Maestría en Ciencias en Ingeniería de Cómputo. Desempeñó el cargo de Coordinador de la Red de Investigación en Nanociencias, Micro y Nanotecnologías. Es coordinador de la Red de Computación del IPN. Desempeñó el cargo de Director del Centro de Investigación en Computación. Es Director de Vinculación y Desarrollo Regional del IPN. SNI nivel 1.

Dr. Luis Alfonso Villa Vargas, Centro de investigación en Computación – IPN.

Doctor en Arquitectura de Computadoras por la Universidad Politécnica de Cataluña, España. Ingeniero en Comunicaciones y Electrónica y Maestro en Ciencias en Ingeniería de Cómputo por el Instituto Politécnico Nacional. Profesor de tiempo completo en el Centro de Investigación en Computación en los programas de posgrado: Doctorado en Ciencias de la Computación, Maestría en Ciencias de la Computación y Maestría en Ciencias en Ingeniería de Cómputo. Desempeño el cargo de Director del Centro de Investigación en Computación. Desempeñó el cargo de Secretario de Extensión e Integración Social del IPN. SNI nivel 1.

M en C. Cesar Alejandro Hernandez Calderon, Barcelona Supercomputing Center

Candidato a Doctor en Ciencias de la Computación por el Centro de Investigación en Computación, Obtuvo el grado de Maestro en Ciencias en Ingeniería en Microelectrónica por la Escuela Superior de Ingeniería Mecánica y Eléctrica, Culhuacán del IPN. Es Ingeniero en Mecatrónica por la Unidad Profesional Interdisciplinaria en Ingeniería y Tecnologías Avanzadas, IPN. Se desempeña como Senior Researcher en el Centro Nacional de Supercomputación (BSC), España. Es miembro del grupo de investigación Arquitectura de Computadoras y Diseño RTL. Sus líneas de investigación se enfocan en el diseño y desarrollo de procesadores superescalares de alto desempeño y bajo consumo de energía.

M en C. Cristobal Ramírez Lazo, Barcelona Supercomputing Center

Estudiante de doctorado en la Universidad Politécnica de Cataluña en el área de Arquitectura de Computadoras. Su principal línea de investigación se enfoca en arquitecturas vectoriales. Se desempeña como Research Engineer en el Centro Nacional de Supercomputación (BSC) donde es miembro del equipo de Arquitectura y Diseño RTL. Graduado de Ingeniería en Mecatrónica por la Universidad Tecnológica de la Mixteca. Obtuvo el grado de maestro en ciencias con doble reconocimiento; por el Centro de Investigación en Computación IPN y por la Universidad Politécnica de Cataluña.

M en C. Carlos Rojas Morales, Barcelona Supercomputing Center

Actualmente labora en el Centro Nacional de Supercomputación (BSC) en el departamento de Arquitectura de Computadoras para Paradigmas Paralelos, y se encuentra realizando sus estudios de doctorado en la Universidad Politécnica de Cataluña en el área de Arquitectura de Computadoras. Se graduó como Ingeniero en Comunicaciones y Electrónica del Instituto Politecnico Nacional, y como Maestro en Ciencias bajo el programa de doble Titulación por el Centro de Investigación en Computación del IPN y la Universidad Politécnica de Cataluña.

M en C. Neiel Israel Leyva Santes, Barcelona Supercomputing Center

Estudiante de doctorado en la Universidad Politécnica de Cataluña. Research Engineer en el Centro Nacional de Supercomputación (BSC). Colaborador en los proyectos: Lagarto (el primer procesador mexicano), DRAC (Designing RISC-V-based Accelerators for next generation Computers), EPI (European Processor Initiative) y MEEP (MareNostrum Experimental Exascale Platform). Miembro colaborador del laboratorio de Microtecnología y Sistemas Embebidos del Centro de Investigación en Computación del Instituto Politécnico Nacional. Sus principales líneas de investigación son jerarquía de memoria y redes de interconexión para sistemas many-core.

 

Participantes

  1. Neiel Leyva (Alfredo Cristóbal-Salas)
  2. J Jesus Francisco Carpio Mendoza
  3. Carlos Rojas Morales
  4. Neiel Israel Leyva Santes
  5. Olga Hernández
  6. Ringo Alexander Hernández Pérez
  7. Guillermo de Jesús Hoyos Rivera
  8. Andres Rendon
  9. Luis Alfonso Villa Vargas
  10. Cristóbal Ramírez
  11. César César Alejandro Hernández Calderón
  12. Marco Ramírez-Salinas
  13. Carlos Casasús
  14. Diego Dávila
  15. Ivan Zavala
  16. Gustavo Vaca
  17. César Clemente
  18. Lizette Robles
  19. Rodolfo Sanchez
  20. Daniela Santiago
  21. Jesus Manon
  22. Nicolás Contreras
  23. Esteban Mocskos
  24. Carmelo Guzmán
  25. Abraham Josafat Ruiz Ramirez
  26. Raúl Ramírez Santiago

 

 

 

 

Share

Recent Posts